DS1302的工作原理
DS1302工作时为了对任何数据传送进行初始化,需要将复位脚(RST)置为高电平且将8位地址和命令信息装入移位寄存器。数据在时钟(SCLK)的上升沿串行输入,前8位指定访问地址,命令字装入移位寄存器后,在之后的时钟周期,读操作时输出数据,写操作时输出数据。时钟脉冲的个数在单字节方式下为8+8(8位地址+8位数据),在多字节方式下为8加最多可达248的数据。
DS1302的寄存器和控制命令
对DS1302的操作就是对其内部寄存器的操作,DS1302内部共有12个寄存器,其中有7个寄存器与日历、时钟相关,存放的数据位为BCD码形式。此外,DS1302还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器以外的寄存器。日历、时间寄存器及控制字如表1所示:
表1:日历、时钟寄存器与控制字对照表
日表2:DS14302内部主要寄存器分布表
DS1302内部的RAM分为两类,一类是单个RAM单元,共31个,每个单元为一个8位的字节,其命令控制字为COH~FDH,其中奇数为读操作,偶数为写操作;再一类为突发方式下的RAM,此方式下可一次性读写所有的RAM的31个字节,命令控制字为FEH(写)、FFH(读)。
我们现在已经知道了控制寄存器和RAM的逻辑地址,接着就需要知道如何通过外部接口来访问这些资源。单片机是通过简单的同步串行通讯与DS1302通讯的,每次通讯都必须由单片机发起,无论是读还是写操作,单片机都必须先向DS1302写入一个命令帧,这个帧的格式如表1所示,最高位BIT7固定为1,BIT6决定操作是针对RAM还是时钟寄存器,接着的5个BIT是RAM或时钟寄存器在DS1302的内部地址,最后一个BIT表示这次操作是读操作抑或是写操作。
物理上,DS1302的通讯接口由3个口线组成,即RST,SCLK,I/O。其中RST从低电平变成高电平启动一次数据传输过程,SCLK是时钟线,I/O是数据线。具体的读写时序参考图5,但是请注意,无论是哪种同步通讯类型的串行接口,都是对时钟信号敏感的,而且一般数据写入有效是在上升沿,读出有效是在下降沿(DS1302正是如此的,但是在芯片手册里没有明确说明),如果不是特别确定,则把程序设计成这样:平时SCLK保持低电平,在时钟变动前设置数据,在时钟变动后读取数据,即数据操作总是在SCLK保持为低电平的时候,相邻的操作之间间隔有一个上升沿和一个下降沿。
图5 DS1302的命令字结构
相关资讯
同类文章排行
- 华为 中兴 思科 科锐竟然同时瞄上智能路灯
- 美高森美IEEE1588平台新增超低抖动网络同步器产品
- Vishay推出用于平板电视和便携电子设备的新款环境光传感器
- 莱迪思半导体为ECP5? FPGA产品系列添加新成员
- 4K电视国庆热销 概念噱头大过实用价值
- Littelfuse传感器产品系列新增紧凑型磁力驱动磁簧传感器
- Mouser新推Maxim Integrated MAX77818开关模式电池充电器
- 美高森美提供用于新RTG4FPGA开发工具套件 增强太空领域领导地位
- 莱迪思新推ECP5 Versa开发套件 快速实现智能互连设计的原型开发
- Xilinx FPGA助力高性能SDN
最新资讯文章
- 夏普7000亿日元卖身鸿海,进入鸿海旗下
- 电动汽车车载充电器Boost PFC AC/DC变换器设计
- 华为 中兴 思科 科锐竟然同时瞄上智能路灯
- 无线技术创新融合构建物联新局面
- 5G网络呼之欲出有望2020年实现商用 各大企业备战为时已久
- 以应用为导向 德州仪器多方塑造DLP产业生态圈
- MEMS传感器迎来新应用浪潮 博世推出7款新品主打创客和IoT
- 手机核战棋逢僵局 差异化是蹊径
- 中国银联开放授权 移动支付市场百花齐放
- 快充市场各自为营 进入战国时代