电路板布线所产生主要寄生组件分别是电阻、电容以及电感。从电路图转成实际电路板时，所有寄生组件都有机会干扰电路性能。当一系统混合数字与模拟组件时，仔细布线是电路板成功与否关键。尤其，靠近高阻抗模拟走线经常变化之数字走线将造成严重耦合噪声，只有让这两种走线保持距离方可避免这种现象。本文量化了最棘手电路板寄生组件、电路板电容，并列举可清楚看到电路板上性能例子来说明。

　　非必要电容带来困扰

　　两条相邻平行走线会形成布线电容。电容值可用中所示公式计算。

　　注:两条走线相邻布置，即可在一块电路板上形成电容。因为此种电容，在一条走在线快速电压变化可在另一条走在线引起电流信号。

　　当高阻抗模拟走线贴近数字走线时，这种电容可能会在敏感混合讯号电路中造成问题。

　　注:以三个8位数字电位计和三个运算放大器组成之输出电压达 6万5536阶之16位数字模拟转换器。如果 VDD 在这个系统内是 5V，这个数字模拟转换器分辨率或 LSB大小就是 76.3μV。

　　电路动作，使用三个8位数字电位计和三个CMOS运算放大器来组成一个16位数字模拟转换器。图二左侧，有两个数位电位计(U3a and U3b)接到 VDD与地间，该中心抽头输出端连接至两个运算放大器(U4a 与 U4b)非反向输入端。使用微控制器U1 之SPI接口来规划数字电位计U2与U3。在这个架构中，每个数字电位计被规划为一个8位之多阶数字模拟转换器。如果VDD等于5V，这些数字模拟转换器 LSB 大小等于19.61mV。

　　这两个数字电位计之中心抽头端被连接至两个当缓冲器运算放大器之非反向输入端。在这个电路结构中，运算放大器之输入端是高阻抗，将数字电位计与电路其它部份隔离。这两个运算放大器输出之变化振幅被规划在不会超出第二级运算放大器允许范围内。

　　要让这个电路形成16位数字模拟转换器(U2a)，第三个数字电位计会在这两个运算放大器U4a与U4b之输出范围内变动。规划U3a和U3b用来设定数字电位计之输出电压。再者，如果VDD是5V，则有可能将U3a与U3b个别规划为每一步19.61mV变化量。以此电压跨在第三个8位数字电位计R3 上，使本电路最低有效位所对应电压值为 76.3uV。

　　本电路可被用于两种基本操作模式；第一种模式用于可规划调整之直流参考电压，在这个模式中，只是偶尔使用电路之数字部份而在正常操作中却没有；第二种模式用于任意波型产生器，在这个模式中，电路之数字部份是操作核心，且可能发生电容耦合情形。

　　重要高阻抗模拟走线与数字走线极为接近。本结构在模拟走在线，因特定数位走线之数据输入码改变，产生无预期且随数字电位计规划需求而变化噪声。

　　观察布线中有颜色走线，潜在问题很明显。箭头所指模拟走线(蓝色)从U3a之中心抽头至U4a之高阻抗放大器输入端。另一箭头所指数字走线(绿色)是用来传送数字数据以规划设定数字电位计。在实验桌上，发现绿色走在线数字讯号耦合到敏感蓝色走线内。

　　注:示波器照片中，最上面是JP1波形(规划数字电位计数字数据)，中间是JP5波形(在相邻模拟走在线噪声)，最下面$是TP10波形(16位数字模拟转换器输出端噪声)

　　在系统中，规划数字电位计之数字讯号已从走线感应到到另一条具有直流电压之模拟走线，而这个噪声又一路透过电路模拟部份传递到第三数字电位计(U5a)。第三数字电位计在两个运算放大器之输出状态间变动。解决该问题之方式为将走线分开。

　　布线变更结果将模拟与数字走线仔细分开，本电路变成一个很干净16位数字模拟转换器。第三数字电位计76.29μV一个单*转换显示在绿色波形。示波器刻度是80mV/div且被显示代码变更幅度约为80mV。受限于实究室配备，所以将 16位数字模拟转换器输出乘以1000倍。